接口保护、PCB、EMC 与热怎样约束布局

信号必须有返回路径

电流永远形成回路。低频图纸常把 GND 画成统一符号，高频返回电流却倾向沿最低阻抗路径靠近信号走线。跨分割地、参考平面中断或过长回路会增加辐射、串扰和波形畸变。

驱动器 → 信号走线 → 接收器
  ↑                    ↓
  └──── 连续参考平面返回 ┘

保护器件必须靠近威胁入口

外部连接器可能带来 ESD、浪涌、反接、过压和共模干扰。TVS、限流、滤波和隔离器件要按威胁能量与接口标准选择，并让异常电流在进入敏感区域前获得短而明确的泄放路径。

保护器件也有电容、漏电和钳位残压；高速接口上选错器件会破坏信号完整性。

PCB 审查不是只看“线连上了”

• 层叠与参考平面是否连续；
• 去耦回路是否短；
• 高 di/dt 开关节点是否远离敏感模拟与时钟；
• 差分对、阻抗和长度是否符合接口需要；
• 测试点、编程口和故障隔离是否可达；
• 铜皮、过孔和器件间距能否承载电流与散热；
• 生产工艺、封装方向和可焊性是否可验证。

热预算从功耗到结温

粗略模型：

$$T_J\approx T_A+P{\theta }_{JA}$$

它只适用于文档声明的测试条件；真实 θJA 强烈依赖 PCB 铜、气流、封装和安装。必须用最坏环境、负载和器件降额检查，并通过热电偶或热像等方法验证关键点。

常见误解

• “低速协议”就不关心边沿；辐射由边沿速度而非比特率单独决定；
• 铺满地铜就一定有良好回流；孤岛、窄颈和切割会破坏路径；
• TVS 的额定电压低于接口电压就能保护；还需看工作反向电压、钳位、电容和浪涌波形；
• DRC 通过就代表硬件正确；DRC 只检查已编码规则。

下一步：硬件设计审查实验。